新創公司利用高階合成 (HLS) 完成裸視3D IP

Stream TV Networks 創立於 2011，在 2012 Computex 發表裸視 3D 技術，和面板廠合作，投出最多 9 個不同角度和景深的影像，左右眼分別看到 4 個影像，形成 3D 效果。

Ultra-D 技術將任何 LCD 以及 OLED 影像轉成具有景深的 3D 影像，在 Real-Time Conversion (RTC) IP 中實現演算法。

新創公司，人不多，大約 30 來位，要製作可攜性的 IP，所以製程還未知，SoC 的合作夥伴未定，一開始想使用 FPGA 來驗證。

要在 FPGA 上使用 RTL 必須符合和 ASIC 不同的時脈和暫存器的規範，和希望的可攜性衝突，未來移植到 ASIC 必須改寫 RTL 程式碼。

RTC 是新的 IP，無過去的歷史包袱，總和以上，讓公司考慮高階合成 (High Level Synthesis, HLS) 設計方法，加上 NVIDIA 使用 HLS 成功經驗的鼓舞，決定採用 HLS 方法。

RTL 設計方法

在傳統的 RTL 流程中，先由演算法團隊以 C++ 實現演算法，寫成文件。再由 RTL 團隊解讀理解演算法和文件，開始實現 RTL 程式碼。

缺點有三：

• 耗時， RTL 團隊必須理解演算法和文件
• 人為理解演算法可以有誤差
• 人為將 C++ 轉譯成 RTL 程式也可能出現誤差

HLS 設計方法

在 HLS 設計方法中，演算法團隊和 RTL 團隊而合為一，使用單一語言 C++，消除以上的問題。

HLS 程式碼加上 Timing Constraint Directives 和不具時脈資訊 C-model (untimed C-model) 結合，這是 HLS 程式碼可攜性的關鍵，可在 FPGA，以及不同製程的 ASIC 上實現，譬如，可在 ALTERA 或 TSMC 不同節點的製程上，實現 IP。

開發過程中，會發展 C++ 的 測試載具 (testbench) 來充分測試演算法，Catapult 會自動生成為這個 testbench 產生出 RTL 的介面，可以重複利用來測試 RTL 程式。

必須留意的是，Catapult HLS 並非又一個編譯器 (compiler)，C++ 是硬體的程式碼，對硬體來說，有好的程式碼也有壞的程式碼。必須了解某個 C++ 為何被轉出某個 RTL 程式碼。演算法和原有的 RTL 團隊合一，效率最高。

看整段是設計時程，HLS 在演算法和 C++ 的實現為大部分，節省後續的 RTL 實現和驗證的時間，所以最後的演算法和架構的更動，變得可行。

新創團隊人數不多，用 HLS 可以快速開發具有可攜性，可以快速驗證的 IP。

AIoT 智能晶片的演進與設計

IoT 智能晶片的架構包括多種物理域，和單純的感測器相較，多了 MCU 以及射頻電路，邏輯閘數不多，大約數十K，時脈也大約數十 MHz，用成熟製程，如 180nm 到 65nm 就足夠。可參見我在 2018 年底在南京的物聯網智能晶片講座。

Arm Cortex M0/M3/M33 在市場上已經充分驗證，成熟製程的成本低，很適合系統商、新創團隊、任何想切入物聯網智能晶片的團隊，都可以考慮類似架構。

SoC 和微機電 (MEMS) 整合，以 MEMSIC 多年前量產的單晶片加速計為例，具有低成本、面積小、低功耗的優勢，使用即是成熟標準製程。

MEMS 設計需要特別的布局工具，以複雜的麥克風為例，Knowles 一直運用 Tanner L-Edit 工具多年，畫出大量圓弧狀圖案，做非曼哈頓圖形的物理驗證，在 2011 年五月時，SISONIC系列麥克風就出貨 20億 (2 Billion) 顆晶片。今日 Knowles 仍是世界第一大 MEMS 麥克風供應商。

由於物聯網智能晶片設計方法的成熟，系統商深知物聯網系統的規格，委託或自行開發客製化的 SoC，形成獨特的競爭力，甚至進軍晶片業，開創新的業務。

比起單純收集資料作簡單判斷，更升級的是賦予終端設備 AI 的能力，可以訓練並根據環境的資料作出推論以及回應。

從雲端擴展到終端的人工智慧

人工智慧包含機器學習，其中兩個階段：

• 訓練  (Training)
• 推論 (Inference)

訓練需要利用大量過去的資料來訓練演算法，可以利用雲端資料中心的大量伺服器運算資源、電力以及資料庫，進行訓練。

而推論則是在應用的場域中，以現場的狀況，利用現場的資料學習和判讀做出回應。以自動駕駛的例子來說，必須針對路況即時回應，任何的延遲都會造成危險。

如果人工智慧只建構在雲端的資料中心，需要將所有的影像和聲音的每一筆資料，透過網路回傳給雲端的資料中心，再做回應，許多不可測的天候、地形、地區、恐怕都會造成危險，讓人工智慧在自動駕駛的應用成為不切實際。

Google TensorFlow 的技術頭兒 Pete Wardon 一句話總結 AI 往終端發展的必要性："Fundamentally because that’s where all the data is." 資料所在之處必須有 AI。

AIoT 晶片的開發

AIoT 晶片分為三類，GPU 可以提供即時可靠的運算能力，但缺點面積大、高耗能和高成本，不容易整合在隨身的攝影機。為了在面積、性能、成本之間取得最佳的平衡，就必須選擇 custom platform 包括 FPGA 以及 Custom ASIC。 FPGA 可做為 Custom ASIC 前期的原型 (prototype)，或是最終產品。在 Custom ASIC 可實現輕量級、省電、特殊應用的神經處理單 元 (Neural Process Unit, NPU)，為終端元件賦予 AI 的能力。

• GPU
• FPGA
• Custom ASIC

AIoT 以應用很廣的電腦視覺晶片來說，演算法相對成熟，市場多元：

• 安防：門禁監控、犯罪預防，人員追蹤
• 醫學：人體掃描建構出 3D 影像
• 汽車：輔助駕駛
• 消費性：手機、相機、虛擬實境 (Virtual Reality，簡稱 VR)
• 體育/遊戲：動作特效、擴充實境 (Augmented Reality，簡稱 AR) 
• 機器人與視覺：自動化、定位、瑕疵檢測、無人機
• 零售：客戶追蹤，購買行為分析
• 農業：作物檢視，播種和土地辨識整治

來看看實際的例子，以 NVIDIA Tegra X1 來說，具有如下特點：

• CPU：ARMv8 的 ARM Cortex-A57 四核、Cortex-A53 四核（64 位元）
• GPU：Maxwell 架構為主的 256 核 GPU
• MPEG-4 HEVC和VP9編碼/解碼支持
• 台積電 20 奈米製程 
• 功耗小於 10 瓦

NVIDIA 開發時，特別使用高階合成 (High Level Synthesis) 方法，和傳統的 RTL 設計方法相比較，得到的優越結果：

• 5 倍簡化的程式碼
• 1000 倍的 CPU 精簡，在回歸測試 (regression test) 階段
• 1000 倍更多的驗證測試可能
• 50% 的開發時程降低
• 40% 的驗證時程精簡
• 40% 的功率消耗節省

再來看比較小型的例子，Chips&Media 開發的 c.WAVE 100 深度學習電腦視覺 IP：

• 可用來偵測對象，如人體和汽車
• 可以處理 4K 解析度以及 30fps 視訊輸入
• 採行的 Deep Neural Network (DNN) 演算法
• 基於 Google 的 TensorFlow 框架

Chips&Media成立兩個團隊，其中一組使用傳統的 RTL 設計方法，另一組使用 HLS，促使 Chips&Media 採行 HLS 的原因為：

• DNN 演算法正在進化中
• 允許最後階段的改變，直接修改 C/C++ 代碼，重新產生 RTL 代碼。
• 快速評估探索許多架構，對 Power、Performance、Area (PPA) 優化
• 加速開發時程：可以精簡設計和驗證週期，以 C/C++ 增加新功能，比起 RTL，C/C++的 程式碼行數少了數倍。

以 HLS 方法獲得優越的成果：

• 開發週期：RTL 團隊花了 5 個月，而 HLS 團隊僅 2 .5 個月
• 面積：在 TSMC 28HPC 中相仿
• HLS 團隊認為將時脈頻率降低，可以更精簡邏輯閘數量，縮小面積。因此改動頻率重新類比合成，獲得更小的面積。而這樣的評估，運用傳統 RTL 設計方法是不可能做到的。
• 寫 C 程式碼時不需要考慮有限狀態機 (finite state machine)，也不需要考慮暫存器 (register) 之間的時序。相較於 RTL，C 程式碼可讀性更高，模擬速度更快，大為加速開發時程。

有更多案例，可以在  Mentor 的學習資源中心免費下載白皮書：

在台灣的人工智慧的晶片設計典範

MTK 的 NeuroPilot 平台

耐能智慧：終端晶片設計

Skymizer：編譯器

AIoT 晶片開發流程揭密

在 AIoT 智能晶片的演進與設計一文中，提到著名的案例都使用高階合成 (High Level Synthesis, 簡稱 HLS)，HLS 有幾個重大優點：

• 演算法開發者喜歡用 C/C++，HLS 可讓開發者專注於演算法，C/C++ 模型的模擬又快，更少的資源，更快的開發時程。
• 使用 HLS 設計，可以容許對 C/C++ 程式碼在任何階段改變，重新產生 RTL 程式碼。
• 驗證方便，可先建立純粹全功能的 C-model，和 HLS C-model 相互比較，可以快速完成功能性的驗證。比起 RTL，C/C++的 程式碼行數少了數倍，更容易檢查。
• HLS 的 C/C++ 程式碼具有可攜性，可以分別針對在 FPGA、embedded FPGA、Custom ASIC 產生 RTL 程式碼，也可在不同的製程之間移植。 
• 可以更動規格模擬看到 PPA 的結果，進而最佳化。譬如，Chips&Media 的 HLS 團隊認為將時脈頻率降低，可以更精簡邏輯閘數量，縮小面積。因此改動時脈重新模擬合成，獲得更小的面積。而這樣的評估，運用 RTL 設計方法是不可能做到的。

HLS 和 RTL 開發流程比較

在 RTL 開發流程中，必須先確定演算法， 才能撰寫 RTL 程式碼並且模擬除錯，同時開發測試的架構。要再更動演算法，是很困難的。

HLS 和 RTL 相較起來，最大的優勢是可以持續探索演算法和架構，如同 Chips&Media 使用 HLS 的原因：

• 為了節省面積，處理週期，必須探索許多不同的架構
• DNN 演算法正在進化中，必須持續修改

開發流程的主要模組

• Oasys-RTL：RTL 合成工具，將 RTL 程式合成為 Gate-level netlist。
• Nitro-SoC：使用 Gate level netlist 來做自動布局繞線 (Place and Route)
• FormalPro: 做正規驗證 (formal verification)，確定 RTL 程式碼與 Gate level netlist 為相等
• Tessent：可測試性的設計 (Design For Test, 簡稱 DFT)，Tessent 是業界標準工具。
• Catapult：就是 HLS 工具本尊了。 

再以設計開發的階段來區分，可以下圖表示，和 RTL 開發最大差異是設計 (design) 是以 C++ 來作進行，至於利用 Oasys-RTL 和 Nitro-SoC 分別作 RTL 合成以及自動布局繞線和，都是屬於實現 (implementation) 階段 了。最後在簽核 (signoff) 階段利用 Bluewave PI 作功耗完整性 (power integrity) 的驗證，用 Optimus-DS 作靜態時序 (static time analysis) 分析。

物理驗證包括，寄生電阻電容的萃取 (extraction)、虛擬金屬的填充 (dummy fill)、設計規則檢查 (DRC)、電子規則檢查，例如：IR drop、ESD、Latchup 則用 Calibre PERC 完成。Calibre 是業界的物理驗證的黃金標準 (golden standard)。

因此，能確保此流程實現出的晶片，能在各大晶圓廠順利投片量產。最後以全流程，從 C/C++/System C 到  RTL 到布局實現、物理驗證以及產出 GDSII 來投片，來總結整體的開發流程。

IoT 邊緣器件的設計平台的選擇

本文將討論 IoT 邊緣器件的設計平台選擇。以 smart sensor 以及 sensor hub 來說，需要 8-bit MCU 或是 32-bit Arm Cortex M0/M3/M33 整合 MEMS sensor 就相當足夠。

而以當紅的電腦視覺應用來說，現成的開發板包括 CPU-only 或 GPU-based。而  custom platform 可以考慮 FPGA 或是 custom ASIC。

• CPU-only，利用現成的 CPU，但不足以應付電腦視覺的即時運算，譬如即時的人臉辨識，所以需要硬體加速器，如 GPU，或是 FPGA。例如： Intel Edison 和 Galileo 平台、Qualcomm 的 Internet of Things Development Platform。
• GPU-based，例如：NVIDIA Tegra K1、Tegra X1 GPU
• FPGA，例如：Altera Arm-based SoC、Xilinx ZYNQ All Programmable SoC。
• Custom ASIC 則是運用 RTL 或是 HLS 全客製化實現晶片。

電腦視覺的的辨識能力，已經從雲端 (cloud server) 轉移到邊緣運算 (edge computing)，來降低頻寬以及雲端運算需求，獲得可靠即時的辨識。舉例來說，汽車的電腦視覺應用在行車紀錄器的來車辨識，以及自動駕駛，這都需要在地化即時可靠的邊緣運算，而不能仰賴需要寬頻網路的雲端運算。

GPU 可以提供即時可靠的運算能力，但缺點面積大、高耗能和高成本，不容易整合在隨身的攝影機。為了在面積、性能、成本之間取得最佳的平衡，就必須選擇 custom platform 包括 FPGA 以及 Custom ASIC。 FPGA 可做為 Custom ASIC 前期的原型 (prototype)，或是最終產品。

高階合成 High Level Synthesis (HLS)

系統模型需要應用 System C 以 Transaction Level Modeling (TLM) 來表達，可以應用 HLS 來賺寫 System C，以及實現電腦視覺複雜的演算法，如 CNN。

HLS 的問世，讓開發者很容易地利用 FPGA 或是 Custom ASIC 實現電腦視覺晶片。HLS 可以整合先前定義好已經最佳化的 RTL IP。

譬如，IoT  邊緣器件必須具備高度安全性、隱私保護以及保密機制、HLS 設計流程就可以整合加密的 IP。

通常，功耗的資訊必須在合成 RTL 甚至布局實現之後才知道，HLS 結合實體布局的製程技術，在高階合成時可以預知功耗，讓開發者對於功耗、面積、以及性能做最佳化的設計。確保在短時間內能實現有競爭力的晶片。

邁向高階合成以確保競爭力

在影像處理、神經計算、寬頻通信以及電腦視覺晶片領域中，成功的公司都非常敏捷，探索許多架構，應付不斷更動的規格，才能保有優勢。

在傳統的  RTL 設計流程中，除錯和驗證占了整體 50% 的時程，要在最後的階段做演算法的變動或是更換架構，根本不可能做到。

HLS 設計流程

而 HLS 設計流程，可確保快速設計和驗證，並利用 PowerPro 產生出低功耗的  RTL 代碼。

HLS 可以支援 C++ 和 System C，包含：未考慮時序 (untimed)、寬鬆時序 (lossy-timed) 以及精準週期 (cycle-accurate) 的程式碼。

在 HLS 流程中的 Catapult Design Checker 可以提供靜態 (linting) 以及正規 (formal) 分析，結果無誤再來進行模擬和合成。

針對 C++/System C 的覆蓋率分析，可以連結到 Questa Unified Coverage Database (UCDB) 做  RTL 的覆蓋率分析。

和傳統 RTL 開發相比，C++/System C 的模擬時間短，可快達 50~1000 倍，因此在同樣時間內可以做更多的驗證。更可以改動架構，很快評估看看。

也可以在原始碼不改的狀況下，更動限制條件，重新模擬看看結果。

在各種應用之下， HLS 的 Time To Market 相比於 RTL 開發，迅速很多。

設計週期的比較，大約加速 25~50% 的時程：

案例分享

Qualcomm 發現 Snapdragon-based 的 codec IP 複雜度，導致設計和驗證時程相當，採用 Catapult HLS 開發，比起先前的幾個設計，加速了 1.5 到 2 倍時程。

Google 在設計獨立的  Video decode IP 半途中採用 Catapult HLS 開發，因為時程的節省，可以在不到三個月的時間，就加入額外的 H.265 支援以及 10-bit color。而且 RTL code 需要 300K 行，而  HLS C++ 只需要 69K 行的程式碼。後來更利用 HLS 開發完成了 5 百萬閘的 VP9 encoder。

NVIDIA 表示 Catapult HLS 挽救兩次專案的危機，降低了 80% 功能驗證的成本，原本需要 3 個月且使用1000 CPUs (租用付費的 cloud)，降低到 2 周且僅需14 CPUs。HLS 讓他們能在兩周內更動 VP9/HVEC code 從 8 bit 到 10 bit，並在三天內更改製程和時脈，從 20nm/500MHz 到 28nm/800MHz。

深度學習物件偵測 IP 的設計與驗證

Chips&Media 設計的 c.WAVE100 IP 可用來偵測物件，如人體和汽車，可以處理 4K 解析度以及 30fps 視訊輸入。採行的 Deep Neural Network (DNN) 演算法基於 Google 的 TensorFlow 框架。先利用 C 語言建立模型再合成出 RTL 程式碼。

使用 HLS 的原因

使用 HLS 的原因有二：

• 為了節省面積，處理週期，必須探索許多不同的架構。
• DNN 演算法也正在進化中

因此，非常適合使用 HLS 進行設計。但是因為首次採用 HLS， 所以在此專案仍然成立兩個部門，分別使用傳統的 RTL，以及 HLS 流程來設計，相互比較。

• 允許做最後階段的改變：使用 HLS 設計，可以容許對 C/C++ 程式碼在任何階段改變，重新產生 RTL 程式碼。
• 快速評估硬體：探索許多架構，對 Power、Performance、Area (PPA) 做最佳化而不需要更動原始碼。
• 加速開發時程：可以精簡設計和驗證週期，以 C/C++ 增加新功能，比起 RTL，C/C++的 程式碼行數少了數倍。

在流程中的  Catapult Design Checker 可以做靜態 (linting) 以及正規 (formal) 的程式碼檢查，沒問題才進行後續的模擬和合成。，

Catapult SCVerify 可以做 RTL 和 C model 的偕同模擬，比較結果。

使用 HLS 的結果

開發週期比較，RTL 團隊花了 5 個月，而 HLS 團隊僅 2 .5 個月。面積在 TSMC 28HPC 中相仿，而 HLS 團隊認為將時脈頻率降低，可以更精簡邏輯閘數量，縮小面積。因此改動時脈重新模擬合成，獲得更小的面積。而這樣的評估，運用傳統 RTL 設計方法是不可能做到的。

寫 C 程式碼時不需要考慮有限狀態機 (finite state machine)，也不需要考慮寄存器 (register) 之間的時序。相較於 RTL，C 程式碼可讀性更高，模擬速度更快，大為加速開發時程。

SCVerify 可根據 C testbench 自動產生測試框架，提供 RTL 測試時重複使用。

總結

以 c.WAVE100 深度學習的物件偵測晶片為案例，可以得知 HLS 特別適合開發實現新的演算法，探索許多架構和 PPA 的結果 。

HLS 的結果很容易在  FPGA 或是 embedded FPGA 實現，也容易移植成客製化 ASIC，在不同的製程上實現 IP。  

從電腦視覺可見到的光明未來

受惠於 CMOS Image Sensor (CIS) 與標準 CMOS 製程的高度相容，以及 Convolutional Neural Network (CNN) 的算法輔助，得以實現具有智能的電腦視覺元件。

電腦視覺可以應用在以下：

• 安防：門禁監控、犯罪預防，人員追蹤
• 醫學：人體掃描建構出 3D 影像
• 汽車：輔助駕駛
• 消費性：手機、相機、虛擬實境 (Virtual Reality)
• 體育/遊戲：動作特效，和電影電視內容
• 機器人與視覺：自動化、定位、瑕疵檢測、無人機
• 零售：客戶追蹤，購買行為分析
• 農業：穀物檢視，播種和土地辨識整治

每個應用的市場產值預測分別如下：

電腦視覺市場的興起與問題

電腦視覺市場的興起可以歸功如下：

• CNN 算法的成熟
• 無線上網到處可用
• 頻寬日益增加
• 大量資料的儲存空間
• 大量的影像資料庫，可供演算法訓練
• 開源演算法充足先進
• 平行運算可由異質資源整合組成

電腦視覺的主要問題有二：

• 100% 的精確度不存在
• CNN 非常消耗 CPU、GPU 資源，不容易 on board 做成手機，或是無人機的應用。

Google、IBM、Intel、SalesForce、NVIDIA、Samsung 紛紛入主 AI 公司，積極布局。其中NVIDIA 布局AI腳步最快，GPU 同步重覆運算能力適用於 AI 深度學習；Intel 先後併購 Nervan System、Mobileye、Movidius、Altera 及 eAsic 等 AI 相關公司；Google 推出 AI 晶片 TPU (Tensor Processing Unit)，提供客製化 ASIC 的算法程式庫；Microsoft 則推出基於 FPGA 的視覺 AI 晶片。

High Level Synthesis (HLS) 高階合成

應用 GPU 做為微處理器的問題有三：

• 非常耗能
• 不可重構 (re-configuration)

所以 FPGA 以及 embedded FPGA 興起，待市場需求明確量大，算法穩定之後，再實現客製化特殊應用晶片 (Custom ASIC) ，需要進行數位晶片設計。

電腦視覺的演算法複雜，開發者喜歡使用 C++，而不是 RTL code，如：Verilog 和 VHDL。利用 HLS 以 C++ 來開發，可以方便嘗試不同的演算法，或是演算法不變，但是 constraint 以及 directives 變動，譬如，因應 clock speed 改變，來產生新的 RTL code。

如果不用 HLS 而以 RTL 開發，就不可能做到上述的設計流程。

小結

CMOS 相容的 CIS 製程以及 CNN 演算法讓電腦視覺元件成為現實，HLS 可以讓開發者專心於演算法，不受制於 RTL 設計方法。

電腦視覺是新創公司的機會，根據不同的應用場景，利用 HLS 以 C-model 設計演算法產生出 RTL code， 可實現 FPGA，當市場需求明確，可實現客製化 ASIC，降低功率消耗，可以裝置在行動裝置上，如手機、無人機上。

NVIDIA 利用高階合成克服複雜設計

Tegra SoC 用在視覺計算，從智慧手機、平板、到個人娛樂系統 (Infotainment)、輔助駕駛和遊戲應用。本案例的 Tegra X1 是 Android 系統上的超級計算機，NVIDIA Shield電視盒上使用以外，Google 也應用在其自家的平板電腦 Pixel C上。司任天堂的遊戲主機 Switch 上也使用了客製化的 X1。Tegra X1 就含有高階合成設計出的模塊。

X1 包含 ：

• CPU：ARMv8 的ARM Cortex-A57四核+ ARM的Cortex-A53四核（64位元）
• GPU：Maxwell 架構為主的256核GPU

• 4K視訊編碼/解碼

Catapult High Level Synthesis 應用結果

Catapult HLS 被應用在多媒體模塊設計，視訊解碼，JPEG 編碼解碼功能。幾個數字：

• 5 倍簡化的程式碼
• 1000 倍的 CPU 精簡，在回歸測試 (regression test) 時
• 1000 倍增加的驗證測試可能
• 50% 的開發時程降低
• 40% 的驗證時程精簡
• 40% 的功率消耗節省，在應用 PowerPro 之後達成

RTL 方法的危機

設計複雜度增加，舉例來說，H.265 的 50% 壓縮比改善，但是設計複雜度卻成數倍增加，需要數以千計的 CPU 做回歸測試，百萬或是億級的驗證週期。很少有公司可以負擔大量的 CPU 和電力消耗。

High Level Synthesis 的好處

High Level Synthesis 的最終目標，是讓開發人員使用高階語言，例如 System C、C、C++，來實現所需要的硬體功能。

主要有兩大好處：

• 高生產力
• 1000x 計算機資源的精簡

開發者利用 micro-architecture exploration 架構，可以執行：

• what-if 分析
• 面積、功耗、性能的權衡分析 (trade-off)

一般來說， RTL 開發必須耗上三個月的時間完成設計，並且才知道時序和面積是不是符合設計規範。而 HLS 設計以 C-model 開發，將時序和面積設定成設計規範，持續最佳化高階的硬體功能，還符合時序和面積的規範。

驗證方便，可先建立純粹全功能的 C-model，和 HLS C-model 相互比較，可以快速驗證，完成功能性的驗證。

Catapult HLS C-model 可以支援 System C、C、C++ model 以及混合設計，非常方便。

參考資料：

1. NVIDIA Case Study on High-Level Synthesis (HLS)
2. RTL Low Power

素養教育工作坊心得

寒假已經累積一些設計學習單的經驗，但製作耗時，也發現小朋友寫作的意願開始不穩定，決定來報名來練習設計學習單的訣竅。

課前的專業指導

抱著疑惑，貴人就出現了。幾周前得到郁璇老師製作的「唐山過台灣」的學習單，我試著解析回饋，訊息往返之間領悟到製作重點：進入歷史主角的立場，體驗主角的情緒、觀點、會採取的行動。以敘述和畫圖的方式表達出來。而且，小朋友喜歡畫圖，畫畫可以讓思考奔放不受文字拘束，也比較有趣。學習單還有讓孩子閱讀文字較多的文本畫出重點，萃取出有效資訊的訓練。

得國小老師專業指導，如獲甘霖。更棒的是，郁璇老師也在這次工作坊的教學團隊中，當天面對面學了更多。

當天早上的討論

參加工作坊除了上課，更要把握機會就個人的狀況當面請益，交流網路上不便深入討論的眉角和秘辛。當天早到，向蔡校長請益激發小孩學習英文的動機，實際的執行辦法，利用孩子想看的英文影片引發學習動機，不完全熟悉所有字彙的狀況是自然現象，小孩學習與大人過去學英文錙銖必較的經驗是不同的。今後我就讓孩子大方地自然接受英文字幕再逐漸增加熟悉度，校長也給出許多個人化的建議，討論高中會考制度如何左右小孩的讀書方向，以及必須在多元價值觀之間做出選擇。

開始上課，以圖表判讀為例，請考生判讀主角在進行的實驗，的確很像實際的的閱讀學習行為。對照我先前看親子天下的專刊，以及線上課程，認同相較於抽離生活的上一代考題，素養考題對孩子的未來將更有幫助，我對新課綱對國家的未來的影響是樂觀的。但是，家長從科舉制度走過來，要調整學習的很多，時代轉換的時刻，總會犧牲掉落隊的一群人。課堂中舉出的示範題目也對之後我購買評量教材有指導意義。

工作坊的一大重點是中產階級最盛行的旅遊，國外旅遊的跟團、自助行方式，各有學習的辦法，善用導遊的專業可以輕鬆獲得基礎知識，直接進到訊息判斷深入了解的階段。旅行團涵蓋重要的景點也都有經典的官網或是 Wiki可以供可信度佳且豐富的官方、典故及八卦訊息。自助行可開放給小孩規劃，大人要無怨無悔地跟著走，鼓勵欣賞，樂在其中。 XD

從旅遊中學習

國內旅遊，台灣得天獨厚，有來自大航海時代就開始的歷史資源和多元史觀，最適合培養開闊的歷史格局，而非受制於大國單一的意識形態，這是我原先沒想到的獨特珍貴資源。

國內外旅行中安排的每個博物館值得用上平均 2.5 小時定點參觀，體驗聰明人的設計，語音導覽值得買。最近參觀台北的金瓜石博物館、新竹的辛志平校長故居、以及南京的六朝博物館，語音導覽均以低成本而方便的雲端方式提供，展品旁邊有條碼，拿了手機平板一照就播放語音，以後參觀博物館，要備妥一人一台手機/平板，加上自己的藍芽耳機了。若有真人導覽能當場 Q&A 就更好了。課後蔡校長針對我的問題，也分享如何讓小男孩不無聊，願意深入的操作方法。

課堂結論有兩個實用建議：

1. Wifi 分享器，隨時打開 iPad 讓現場成為教室。
2. 每天讓孩子進行輸入、思考、以部落格、影片、或繪畫的形式輸出。